PLL [読み方：ぴーえるえる]
Phase Locked Loopを表す。ディジタル通信では、一定の周波数（クロック周波数）で発生するパルスをon/offして伝えたいメッセージを伝送する。受信側ではon/offのあるパルスからもとのメッセージを再現するが、そのパルスは伝送途中で雑音や歪みを受けており、正確に受信するには送信側で用いたクロック周波数の再現が不可欠である。
このクロック周波数の再現に用いられるのがPLLである。PLLは電圧をかけると周波数が変化する電圧制御発振器、この発振器出力と受信したパルスからだけ得られた雑音含みのクロック抽出結果の位相を比較する位相比較器、位相比較器の出力から直流分を取り出すための低域フィルタから構成され、低域フィルタの出力が電圧の形で電圧制御発振器に戻されて発振周波数を変化させる。これらのPLL構成要素はフィードバック・ループを構成し、再生されるクロック周波数が本来の値より増えると、位相比較器の出力が電圧制御発振器を制御して再生クロック周波数を下げるように働き、逆の場合は上げるように働く。結果として受信したディジタル信号に含まれるクロック周波数を安定して再現することができる。
どの程度正確にもとのクロック周波数を再現できるかは、位相比較器出力信号に対する低域フィルタの設計に依存し、低域フィルタが強ければ強いほどゆらぎの少ないクロック信号を再現できるが、安定して動作するまでの時間（引き込み時間）が長くなるので、両者はトレードオフの関係にある。
